明明設計的是高帶寬，你差點給我加工成開路？

技術文章技術研討會研討會報名

測試與夾具 > 明明設計的是高帶寬，差點加工成開路？

明明設計的是高帶寬，差點加工成開路？

發布時間：2022-06-27 15:29

作者：一博科技高速先生成員黃剛

有沒有感覺最近只看到了東哥的文章，是不是一度以為我們**了呢。沒有啦，在這里還是要鄭重的和廣大的粉絲們解釋下，高速先生這段時間一直在積累一些很有趣的素材，學習一些新的技術，以便給大家看到更多富有啟發性的文章，這不我們又來了嗎！

說回正題哈，作為我們高速先生的主業也就是SI，其實一直以來我們都很關心設計和加工出來的差異，尤其對于高速信號來說，高速先生只有在加工誤差比較小的情況下，才能去很好的完成一些仿真和測試的擬合。剛好高速先生正在研究一些適合112G的超高寬帶傳輸的設計，PCB設計完加工回來后，高速先生立馬投入到了緊張的測試中，結果就有了本文開頭那一幕的感慨。。。

當我們測試到一對帶1.85同軸連接器的內層走線時，測出了讓我們意想不到的結果。設計就是一對差分線，我們主要是看看一款高速板材的損耗和加上同軸連接器后，鏈路的帶寬和線性度能去到多高頻率。

我們首先關注下同軸連接器位置的阻抗和差分線的阻抗，第一反應，感覺還是不錯的，尤其是走線，整個鏈路的阻抗都在±5%以內，雖然不能算特別優秀，但是心理至少能接受的那種。

然而當我們測到插損曲線的時候，整個人都不好了，這啥啊這，居然平平無奇的一對差分走線會有那么大的諧振點，在28GHz的位置就和開路沒什么兩樣啦！

于是我們首先懷疑的是設計，看看是不是在PCB設計上犯了一些很低級的錯誤，結果查了設計文件，壓根就沒問題嘛，線寬線距，等長都沒問題啊！

這就奇怪了，一開始高速先生是懷疑是不是漏了背鉆，因此畢竟是3mm的板子，我們這對差分線走到了很靠上的層，但是從差分的TDR阻抗就已經排除了我們的想法，因為全鏈路上都沒有一些很低的阻抗點，如果是漏背鉆的話，肯定會在阻抗上看出問題的！

那到底是什么問題呢？于是我們把重點放在差分線P和N單端延時差的問題，于是我們把這對差分的P和N分別給一個階躍信號，來從時域上看看它們的延時到底有沒有差別。結果讓高速先生大跌眼鏡，P和N之間的延時差居然有0.17？不對，1.7？也不對，是17.5ps！！！

如果你對ps這個單位沒什么概念的話，高速先生轉成mil你就知道有多夸張了，就是大概100mil的長度差，也就是說，設計上是完全等長的兩根線，加工出來居然有100mil的長度差，最關鍵的是走線長度還不到3inch。

通過上面的測試和分析，其實高速先生大概率想到了是玻纖效應影響造成的，具體什么是玻纖效應，就不在這里展開了，可以翻看之前很多期的文章都有提到哈。于是我們把板子拿到板廠做了下切片，以便更好的和我們的預想貼合。不一會，切片圖就出來了，果然，就是這個問題了。

可能有部分的粉絲沒看過PCB切片圖，其實就是在和走線垂直的剖面切開，用高倍顯微鏡來看切面的畫面。就像本文的這張切片圖一樣，可以看到差分走線剛好一根走在了玻纖的交疊區域（右），另外一根走線窗口處（左），而且不知道算是多大分之一概率的機會，上下都各有兩張pp（core也是兩張pp組成），而且pp也還是扁平布的情況下，依然無法阻擋差分的P和N處于比較一致的狀態。另外只要是知道了玻璃布和膠的介電常數差異，你就會明白這種情況有多嚴重了。

要不就這樣結尾了，高速先生已經哭倒在實驗室了。。。

上一篇：共模電感聽過很多次，但是什么原理你們真的懂嗎？

下一篇：高端的DEBUG，往往只需要最樸素的測試方法