電容這段走線影響這么大？
發(fā)布時(shí)間：2022-12-21 10:15
公眾號(hào)：高速先生
作者：李遠(yuǎn)恒
一日，來(lái)了一個(gè)電源仿真項(xiàng)目，雷工像往常一樣熟練的打開(kāi)了PCB文件，先是例行查板。不查不要緊，一查還真有問(wèn)題，話(huà)不多說(shuō)直接上圖：
定睛一看，這不就是一個(gè)普普通通的BGA嘛，能有啥問(wèn)題，但我要告訴你截圖時(shí)同時(shí)打開(kāi)了TOP面和BOT面，是不是就發(fā)現(xiàn)了問(wèn)題了，是的，BOT面一個(gè)電容也沒(méi)有，電容全部擺放在BGA的周?chē)?，這樣的話(huà)，小容值的去耦電容由于距離BGA電源pin過(guò)孔很遠(yuǎn)，效果就會(huì)減弱甚至是沒(méi)有，對(duì)PDN阻抗的影響會(huì)比較大。雷工立馬反饋了修改意見(jiàn)，同時(shí)也想仿真一下，與理論相結(jié)合，仿真結(jié)果如下：
仿真結(jié)果與猜想一致，例如1uF這類(lèi)小電容完全沒(méi)起作用，故其諧振點(diǎn)并未體現(xiàn)在PDN阻抗曲線上面。Layout工程師很快就將小電容修改到BAG下方，雷工拿到PCB文件再次導(dǎo)入仿真軟件進(jìn)行驗(yàn)證，結(jié)果卻令人大吃一驚，居然與前仿電容位于BGA管腳下方的結(jié)果有較大出入：
雷工心想，難道是之前仿真出錯(cuò)了？隨即查看PCB，看能否找到原因，發(fā)現(xiàn)之前仿真的電容位置與實(shí)際PCB電容擺放的位置有細(xì)微的差異，對(duì)比圖如下：
由于是盲埋孔設(shè)計(jì)，雷工仿真時(shí)直接把焊盤(pán)放到了過(guò)孔上，實(shí)際電容布局卻引入了一小段3mil左右的走線，心想難道是這段走線引起的差異？？？
根據(jù)電容頻率公式：
實(shí)際電容的諧振頻率與電感L(此處L包括電容寄生電感以及回路電感)和容值有關(guān)， L越大，則諧振頻率越小。結(jié)合此處情況，就是電容PIN到過(guò)孔走線變長(zhǎng)，引起回路電感變大，但這3mil的長(zhǎng)度在整個(gè)回路當(dāng)中占比很小，幾乎對(duì)諧振頻率無(wú)影響才對(duì)，反觀上述對(duì)比圖，明顯電容諧振點(diǎn)趨向高頻，與該處理論沖突，故雷工就放棄了這個(gè)猜想。
電容諧振點(diǎn)阻抗變小，莫非是電容模型的問(wèn)題？繼續(xù)檢查仿真的工程文件，原來(lái)是因?yàn)楦聦?dǎo)入PCB文件時(shí)，沒(méi)有保留原設(shè)置，導(dǎo)致1uF電容變成了理想電容，這樣就相當(dāng)于沒(méi)有考慮電容本身寄生參數(shù)的影響，從而導(dǎo)致結(jié)果差異比較大，重新添加正確的電容模型，結(jié)果與之前仿真一致，雷工懸著的心終于落了地。
關(guān)于理想電容與實(shí)際電容可查閱上周高速先生文章孫工有做解釋?zhuān)?br/>
同時(shí)，雷工繼續(xù)用仿真軟件搭建理想電容與實(shí)際電容鏈路，進(jìn)行簡(jiǎn)單的對(duì)比驗(yàn)證以加深印象：
結(jié)果對(duì)比圖如下：
仿真結(jié)果與理論相吻合。
